公司新闻

Mentor Graphics HDL Designer Series新增并行检查功能并支持Altera和Xilinx规则集

  标准化数字IC设计输入、分析、综合与管理工具领导者明导国际 (Mentor Graphics) 日前宣布其HDL Designer Series™设计环境已新增多套RTL编码规则库以支持Altera和Xilinx等业界主要FPGA厂商的可编程逻辑组件。Mentor稍早还宣布其最新的HDL Designer工具将会整合强大的并行设计检查功能 (请参阅2005年10月7日新闻稿,标题为:Mentor Graphics HDL Designer Saves Months of Design Effort with Concurrent HDL Checking)。
  
   HDL Designer Series是唯一能于设计输入过程同时执行先进设计检查的工具,对于Reuse Methodology Manual 3.0以及Altera和Xilinx组件规则集的支持将进一步巩固它在这方面的优势。HDL Designer可经由快速精确的分析和错误辨识来减少错误机率,其适用范围不仅涵盖普通HDL程序代码,还包括特定厂商的FPGA规则。
  
   Altera负责主管EDA合作业务的Jim Smith表示:「Mentor的设计检查功能让设计人员按一下鼠标就能轻松应用Altera RTL编码规则。这能确保设计完全符合Altera的组件规则集要求,进而让客户避免许多常见错误,同时获得最理想的设计结果和组件效能。」
  
  「Mentor Graphics与Xilinx拥有良好的伙伴关系,双方目前还继续合作帮助共同客户克服日益复杂的系统层级设计挑战。」Xilinx垂直营销与合作业务部门资深主管Robert Bielby表示,「Mentor把Xilinx设计规则集加入新版HDL Designer Series的做法将进一步增强两家公司的合作。」
  
  「我们正在寻找一套使用简单的设计检查环境,它必须能轻易定制以支持我们的ASIC和FPGA设计项目。」Anue Systems工程副总裁Sameer Gupta表示,「我们仔细评估各种传统HDL工具后认为Mentor Graphics的设计检查功能最符合我们的要求。我们现能找出过去需要数小时仿真和除错才能发现的设计错误,这使我们的生产力大幅提高。」
  
   HDL Designer先进静态检查技术让工程师在设计流程初期找出潜在的HDL设计问题,进而帮助厂商尽早解决潜在的设计错误,不要等到修复成本更昂贵的流程后期才开始处理这些问题。对于FPGA厂商规则的支持还能确保往后采用Altera或Xilinx组件的设计从一开始就能重复使用HDL程序代码。
  
  「除了找出所有可能的一般性HDL设计问题外,设计人员还能以最适合其架构并被推荐采用的Altera和Xilinx厂商组件规则集做为参考标准,再利用新版HDL Designer Series工具检查其HDL程序代码的精确度。」Mentor Graphics设计输入事业单位总经理Glenn Perry表示,「这对使用Altera或Xilinx组件的FPGA设计人员显然是最宝贵的功能。」
  
  关于HDL Designer Series
   HDL Designer Series工具很容易整合至任何现有设计流程,进而为ASIC和FPGA组件提供完整的企业级HDL发展平台。HDL Designer Series把设计输入、分析、检查和管理功能等各种技术整合成一套单点工具,使得企业能视需要扩充以提高生产力。HDL Designer Series是Mentor Graphics®整个FPGA Advantage®设计流程的一部份,这个流程还包含领先业界的ModelSim®和Precision® Synthesis等工具。关于HDL Designer Series其它详细信息,请至以下网站查询:www.mentor.com/products/fpga_pld/hdl_design/。