公司新闻

Mentor 推出全新的 Catapult 工具和解决方案,开启 C++ 验证 Signoff 的新时代

  • 新款 Catapult DesignChecks 工具可及早发现 C++/SystemC HLS 代码中的错误,而又无需测试平台,由此可为设计人员节约数日或数周的调试时间。
  • 全新的 Catapult Coverage 提供了类似于 RTL 的综合感知型 C++/SystemC HLS 代码覆盖率指标,可快速轻松地实现从 C 到 RTL 的覆盖率收敛。
  • 全新的 C 到 RTL Equivalence SLEC HLS 工具可对 Catapult HLS C++/SystemC 源到综合 RTL 进行形式验证,从而为 C 到 RTL 的验证提供了终极可信度。
  • 当前,Catapult HLS可以为综合后的RTL生成一个完整的UVM环境,从而在创建适用于块和 SoC 的 RTL 测试平台方面节省数周/数月的时间。


Siemens 业务部门 Mentor 今天宣布推出三款新工具 Catapult® Coverage、Catapult DesignChecks 和 SLEC® HLS,并增强 Catapult HLS 中的功能。上述新工具和增强功能进一步巩固了 Mentor 的高层次综合 (HLS) 工具产品组合,从而使逻辑芯片设计人员能够将应用程序(例如机器视觉、机器学习、高性能电信、视频和图像处理)的项目时间缩减 50% 以上。利用新的工具和增强功能,用C语言可以实现寄存器传输级的验证质量和方法,因此芯片架构师和设计人员能够更快速且更为信心十足地进行 C++/SystemC 设计与验证。

“能够在 HLS 创新领域位居前沿位置并推动下一代生态系统的发展,我们都感到振奋无比。”Mentor Calypto 系统部总经理 Badru Agarwala 说道。“越来越多的客户正在从 RTL 转战 HLS,并将其作为主要的竞争优势。因为通过 HLS,即使是会在后期不断更改规范的复杂设计,也可缩减一半的项目时间;或者说,在使用相同资源的情况下,可以获得双倍成果。这次具有里程碑意义的 C++ 验证 Signoff 交付产品让 RTL 设计人员和系统架构师能够胸有成竹地以更轻松的方式进入 HLS 领域。”

Catapult DesignChecks
新款 Catapult DesignChecks 工具能够帮助用户在编码的同时快速轻松地找到错误,从而节省仿真与综合的调试时间。Catapult DesignChecks 有两种模式:一种是静态模式,可极其快速地对代码执行linting-like 检查;另一种是形式模式,即使用形式化引擎进行更详尽更彻底的问题验证。这两种模式均支持 C++ 和 SystemC,并侧重于以硬件为导向的检查,例如超出范围的读取/写入,以及在仿真中难以发现的未初始化内存读取。Catapult DesignChecks 简单易用且无需测试平台。

Catapult Coverage
新款 Catapult Coverage 工具让用户能够精确测量 C++ Signoff 的代码覆盖率,并快速完成 RTL 综合。与其他测量 C/C++ 覆盖率的工具不同,Catapult Coverage 是综合感知型。这意味着其能够精确报告 HLS 的使用案例(例如循环展开、函数内联和精确位数据类型)的覆盖率。这一点非常重要,因为由此一来,结果可以匹配 RTL 的结构体覆盖率,而又无需用户额外花费精力。这款工具支持行、分支、指令和(快速)表达式覆盖率。它还可使用 Questa Verification Management 套件自动生成 Mentor 的统一覆盖率数据库 (UCDB),从而为客户提供 RTL 质量覆盖率指标和分析工具。

SLEC HLS
新款 C-to-RTL-Equivalence SLEC(序列逻辑等效检查)HLS 工具可对 C++/SystemC 源到 Catapult 综合 RTL 进行形式验证,从而令设计团队可大幅减少或免于进行 RTL 仿真/验证。10 多年来,设计团队一直都会在生产中使用 SLEC 系列工具,通过手动设置实现 C 到 RTL 的形式等效。SLEC HLS 是一款新增工具,Mentor 将其与 Catapult HLS 紧密集成,目的是生成自动设置,从而实现最快的验证路径。一般在无法实现全面验证的情况下,会使用覆盖率方法论,这样可以高亮显示仍需要测试的代码,但是会带来“两极化”问题,而这款工具可以避免这样的问题。藉由 SLEC HLS,设计人员能够满怀信心地进入高层次综合领域。

UVM 架构生成
Catapult 目前可以利用 UVM 架构来自动生成一个完整且立即可用的通用验证方法 (UVM) 环境。这就为 RTL 和片上系统 (SoC) 验证团队提供了一个完整的验证环境。这种环境可支持综合 RTL,易于修改,同时仍具备 UVM 的所有功能,包括随机约束、重复使用 C 测试以及 HLS C 模型预测。团队可以将此环境用于块验证,或者在更高级别的 UVM 环境中进行子系统/SoC 验证。

Mentor 将在 6 月 19-21 日于德克萨斯州奥斯汀举办的设计自动化大会上展示新款 Catapult 工具。欢迎莅临 947 号展位。