公司新闻

Mentor Graphics推出SpeedGate DSV直接系统验证环境,加快建立特殊应用集成电路设计原型

   Mentor Graphics®宣布推出SpeedGate DSV(Direct System Verification)直接验证环境,协助工程师利用现成FPGA组件发展特殊应用集成电路或系统单芯片原型;只要使用SpeedGate DSV建立芯片原型,测试速度就能达到实时操作环境的水准,大幅减少芯片设计重复修改的时间与成本。Mentor早已提供业界最完整的验证流程,范围涵酷瓡頛甡嬷鴩韟P验证之间的所有作业,SpeedGate DSV则为此流程带来另一套中等价位的特殊应用集成电路验证技术。
  
  
   在特殊应用集成电路的整个设计周期里,验证工作仍占用三成到七成时间;由于0.18微米特殊应用集成电路的一组光罩成本就超过五十万美元,芯片原型的重复制造必然造成极大财务负担。厂商必须掌握发展成本,同时满足新产品上市时间压力,因此他们需要一套解决方案来缩短验证周期,并且维持高水平的设计精确度。
  
  
   SpeedGate DSV能克服硬件原型建立与验证的所有挑战,从弁鄐应峞B除错与导线,到快速的电路板制作与分析;利用不断发展的FPGA技术,SpeedGate DSV会把特殊应用集成电路设计复制到一个「线内」(in-circuit)环境,为客户带来一套中等价位的线内验证解决方案,它的执行速度比低阶工具快三到四个数量级。
  
  
   Xilinx资深副总裁暨总经理Rich Sevcik表示,针对特殊应用集成电路和系统单芯片原型的弁鄐应弇P验证,SpeedGate DSV是业界最完整强健的作业环境之一。工程师只要利用SpeedGate DSV把设计移植到Xilinx的FPGA组件,就能以低成本做出最精确的产品原型。
  
  
   Mentor Graphics®硬件描述语言设计部门副总裁暨总经理Anne Sanquini则表示,SpeedGate DSV提供强大应用弹性,是任何现有验证流程的最佳搭配工具。对于采用高阶仿真工具的先进流程,SpeedGate DSV可用来建立低成本的特殊应用集成电路复制版本,然后交给软件工程师迅速执行系统除错;若设计方法必须受到成本限制,SpeedGate DSV也提供几近全速的系统验证能力,其速度至少比低阶解决方案高出好几个数量级。
  
  
  关于SpeedGate DSV
  
   SpeedGate DSV是完整而有扩充能力的原型设计流程解决方案,支持弁鄐应峞B除错与导线等所有原型设计工作,并可连结至电路板建立与分析工具。一个互动操作的设计控制台(design cockpit)可以激活弁鄐应弇P合成工具,另外还有一个可由文稿命令控制的界面(scriptable interface),它能直接加入任何特殊应用集成电路设计环境,并与仿真硬件及逻辑闸层级仿真软件一起工作。SpeedGate DSV包含专利申请中的先进分割技术,设计人员只须使用最少FPGA组件,即可建立目标系统的完整原型;它还支持团队设计环境所须的原型发展流程,包括复杂的「check-in/check-out」功能,这能追踪所有的原始码变更,并且管理版本控制。
  
  技术概要
  
   SpeedGate DSV技术介绍
  
   随着科技不断进步,厂商已能用现成FPGA组件实作特殊应用集成电路或系统单芯片设计原型,但这是一个很困难的工作,有许多问题必须解决。针对原型设计流程的每一个层面,例如功能分割、除错与导线连接,SpeedGate DSV是目前唯一完整可扩充的解决方案,甚至能与电路板建立和分析工具连结使用。一个互动操作的设计控制台(design cockpit)可以激活功能分割与合成工具,另外还有可由文稿命令控制的界面(scriptable interface),它能加入任何特殊应用集成电路设计环境,与仿真硬件及逻辑闸层级仿真软件一起工作。
  
  更好的功能分割能力
  
   SpeedGate DSV采用一种独特的功能分割方法,可将逻辑电路与输入/输出接脚适当分配给多个FPGA组件,进而解决输入/输出接脚安排和原型硬件仿真速度的问题。在此之前,也有些工具企图建立模块层级的设计原型,但它们都分割太细,很难达成逻辑电路平均分配的要求;为解决输入/输出安排问题,其它工具则尝试使用某种多任务机制,让单一接脚处理多个信号,但这会对工作速度造成严重影响,无法达成真正的线内原型制作(in-circuit prototyping)。
  
  
   为解决功能分割太细的问题,SpeedGate DSV不但保留缓存器转移层级数据库,还会在程序层级做中等程度的分割,然后将这些程序「封装」至个别实体,并将这些实体用于阶层架构的任何地方;建立特殊应用集成电路设计原型时,若能在阶层架构中随意安排这些已封装且高度连接的程序,即可大幅减少所须的FPGA组件数目。
  
  
   某些设计需要很多输入/输出接脚,而且无论如何精简处理,其数目总会多于FPGA接脚数目,此时若要继续执行设计验证,唯一方法是让这些接脚提供更多用途;要实现这个目标,方法之一是在FPGA中加入某些逻辑电路,让一只输入/输出接脚可以执行多只接脚的功能。SpeedGate DSV的输入/输出管理工具就提供一种包装器(wrapper)弁遄A它会自动建立必要的逻辑电路,让特定接脚能处理使用者定义的多个信号。
  
   为加快功能分割的速度,SpeedGate DSV还包含多种「协助工具」(helper tools);举例来说,Best Moves工具就能显示最佳选项,协助工程师减少设计的输入/输出接脚和查询表(LUT)。
  
  先进的除错能力
  
   当验证工程师发现特殊应用集成电路设计的某项错误,他必须找出问题何时发生、如何发生以及为何发生,这必须对可疑的缓存器转移层级信号进行探测;但若缺少适当的名称保留弁遄A电路合成程序就会改变缓存器转移层级的信号名称,或是将输出信号做最佳化处理。SpeedGate DSV则包含名称保留弁遄A让工程师执行信号探测或察看设计内容时,确能使用必要的缓存器转移层级信号。
  
  导线兼容性让设计流程更完整
  
   为建立特殊应用集成电路设计的完整原型,工程师常常必须使用多张电路板,而功能分割的最大挑战就在于将逻辑电路平均分配至每张电路板,同时限制它们之间的连接导线数目。SpeedGate DSV支持所有种类的原型电路板:固定绕线、可规划设定、多重与客户规格,其中客户规格电路板可提供速度最快的原型电路板,但它的制作却需要大量时间;SpeedGate DSV不需要客户规格电路板布局的电路板描述信息,故能为原型建立程序省下许多时间。
  
  
   SpeedGate DSV可与Mentor Graphics®的电路板建立工具连结使用,以便迅速完成客户规格电路板的设计。公司的整合式高速电路板分析工具也能协助设计人员执行重要信号路径与其它分析作业。
  
  完整的交互式缓存器转移层级解决方案让设计管理更简单
  
   SpeedGate DSV提供一个完整作业环境,设计人员可在缓存器转移层级修改设计,不受任何限制,它还提供单一「控制台」(cockpit)来执行原始程控、设计管理、设计内容显示、正规验证、合成、零件位置安排、绕线和功能分割。设计人员可将特殊应用集成电路的缓存器转移层级资料汇入SpeedGate DSV,然后以方块图或导线连接表格的方式察看档案内容;工程师还能从这个环境汇出设计信息,以便执行功能分割、正规验证与合成作业,让整体设计管理变得更简单。SpeedGate DSV也提供原始程序代码管理控制功能,包括check-in/checkout命令,它可协助设计团队管理多个版本,并追踪所有的原始码变更动作
  
  关于 Mentor Graphics®
  
   Mentor拥有世界一流的电子软/硬件设计解决方案,为全球最成功的电子与半导体公司提供电子自动设计化的产品与咨询服务;同时,也是今年第五度蝉连美国的最佳软件技术协助成就奖(STAR Award)的公司。Mentor成立于1981年,去年营收将近6亿美元,全球约雇用 3,100 员工。公司总部位于美国奥勒冈州(Oregon),地址为 8005 S.W. Boeckman Road,Wilsonville,Oregon 97070-7777. 硅谷总公司则位于1001 Ridder Park Drive, San Jose, California 95131-2314. 全球信息网网址: http://www.mentor.com/